Desenvolvido por uma equipe do Departamento de Engenharia Eletrônica da Escola de Engenharia da UFMG, coordenada pelo professor Janier Arias García, o projeto diz respeito ao desenvolvimento de um sistema embarcado em hardware reconfigurável FPGA para processar um modelo de Rede Neural Artificial treinada com aprendizado ativo.
A proposta, inicialmente, foca no desenvolvimento de uma arquitetura eletrônica de métodos de classificação para padrões de margem larga. A partir disso, o projeto tem por objetivo a produção de um processador cuja função será classificar padrões para aplicações com aprendizado de máquinas.
